德?lián)淙PP官網(wǎng)提供HHpoker下載IOS安卓蘋果安裝包客戶端正版下載鏈接地址,并提供HHpoker俱樂部加入全聯(lián)盟排名實(shí)力靠譜24小時(shí)營業(yè)德?lián)渚銟凡客扑],短牌、奧馬哈、德州牛仔等好玩的HH撲克競技!

為了減少芯片軟硬件設(shè)計(jì)的人力和資源投入，滿足芯片設(shè)計(jì)日益多樣化的需求，研究人員基于AI技術(shù)，構(gòu)建國際首個(gè)全自動(dòng)的處理器芯片軟硬設(shè)計(jì)系統(tǒng)「啟蒙」。

[7] Dong, S. et al. QiMeng-Xpiler: Transcompiling tensor programs for deep learning systems with a neural-symbolic approach. In arXiv, https://arxiv.org/abs/2505.02146 (2025)

HHPOKER最新下載地址

此外，利用處理器芯片大模型構(gòu)建反饋式推理流程，包括正確性反饋和性能反饋。通過自動(dòng)功能驗(yàn)證和基于功能正確性反饋的自動(dòng)修復(fù)，確保生成結(jié)果的正確性。同時(shí)通過自動(dòng)性能評估和基于性能反饋的自動(dòng)搜索，對解空間有效裁剪，實(shí)現(xiàn)對高性能設(shè)計(jì)結(jié)果的高效搜索。

[12] Chang, K. et al. Large processor chip model. In arXiv, https://arxiv.org/abs/2505.06302 (2025)

在自動(dòng)操作系統(tǒng)配置優(yōu)化方面，實(shí)現(xiàn)國際首個(gè)基于大模型的操作系統(tǒng)內(nèi)核配置自動(dòng)優(yōu)化方法AutoOS [6]，可自動(dòng)生成定制優(yōu)化后的操作系統(tǒng)內(nèi)核配置，性能相比行業(yè)專家手工優(yōu)化最高可提升25.6%。

芯片設(shè)計(jì)包含多個(gè)關(guān)鍵步驟，硬件設(shè)計(jì)方面包括邏輯設(shè)計(jì)、電路設(shè)計(jì)、物理設(shè)計(jì)等，基礎(chǔ)軟件方面包括操作系統(tǒng)內(nèi)核設(shè)計(jì)、編譯工具鏈設(shè)計(jì)、高性能庫設(shè)計(jì)等。

具體而言，「啟蒙」系統(tǒng)已實(shí)現(xiàn)自動(dòng)設(shè)計(jì)RISC-V CPU，達(dá)到ARM Cortex A53性能，并能為芯片自動(dòng)配置操作系統(tǒng)、轉(zhuǎn)譯程序、高性能算子庫，性能優(yōu)于人類專家設(shè)計(jì)水平。

論文地址：https://arxiv.org/abs/2506.05007

其中，實(shí)驗(yàn)室學(xué)術(shù)委員會主任為孫凝暉院士，實(shí)驗(yàn)室主任為陳云霽研究員。

中國科學(xué)院計(jì)算技術(shù)研究所處理器芯片全國重點(diǎn)實(shí)驗(yàn)室，聯(lián)合中國科學(xué)院軟件研究所，基于大模型等AI技術(shù)，推出處理器芯片和相關(guān)基礎(chǔ)軟件全自動(dòng)設(shè)計(jì)系統(tǒng)——「啟蒙」。

不同于傳統(tǒng)自動(dòng)設(shè)計(jì)方法，「啟蒙」系統(tǒng)旨在端對端的實(shí)現(xiàn)從功能需求到處理器芯片軟硬件的全自動(dòng)設(shè)計(jì)和適配優(yōu)化。

這項(xiàng)研究有望改變處理器芯片軟硬件的設(shè)計(jì)范式，不僅有望大幅提升設(shè)計(jì)效率、縮短設(shè)計(jì)周期，同時(shí)有望針對特定應(yīng)用場景需求實(shí)現(xiàn)快速定制化設(shè)計(jì)，靈活滿足芯片設(shè)計(jì)日益多樣化的需求。

[9] Zhou, Q. et al. QiMeng-GEMM: Automatically generating high-performance matrix multiplication code by exploiting large language models. In Proceedings of the AAAI Conference on Artificial Intelligence, 22982–22990 (2025)

圖1 啟蒙1號實(shí)物圖，啟蒙1號和啟蒙2號的性能對比

[4] Zhao, Y. et al. CodeV: Empowering llms for verilog generation through multi-level summarization. In arXiv, https://arxiv.org/abs/2407.10424 (2024)

基于芯片生成智能體和基礎(chǔ)軟件智能體，針對多樣化的實(shí)際應(yīng)用場景，在最上層全自動(dòng)完成處理器芯片軟硬件設(shè)計(jì)各個(gè)步驟。

這一過程高度專業(yè)化且復(fù)雜，通常需上百人團(tuán)隊(duì)耗時(shí)數(shù)月甚至數(shù)年，成本極高[1]。

傳統(tǒng)設(shè)計(jì)范式下，軟件生態(tài)適配周期長、成本高，嚴(yán)重制約硬件算力釋放。以openEuler為例，其包含1萬余軟件倉庫、400余萬文件，需針對不同RISC-V指令組合逐一驗(yàn)證兼容性。

在自動(dòng)編譯工具鏈設(shè)計(jì)方面，實(shí)現(xiàn)國際首個(gè)自動(dòng)跨平臺張量程序轉(zhuǎn)譯工具QiMeng-Xpiler [7]，可在不同的處理器芯片如英偉達(dá)GPU、寒武紀(jì)MLU、AMD MI加速器、Intel DL Boost，和不同編程模型如SIMT、SIMD之間自動(dòng)程序轉(zhuǎn)譯，性能最高達(dá)到廠商手工優(yōu)化算子庫的2倍。

在芯片前端設(shè)計(jì)方面，

處理器芯片軟硬件全自動(dòng)設(shè)計(jì)

[2] Cheng, S. et al. Automated cpu design by learning from input-output examples. In Proceedings of the Thirty-Third International Joint Conference on Artificial Intelligence, 3843–3853 (2024).

以最頂層的多種應(yīng)用實(shí)現(xiàn)為驅(qū)動(dòng)，實(shí)現(xiàn)芯片軟硬件各個(gè)步驟的自動(dòng)設(shè)計(jì)方法后，不僅可以為處理器芯片大模型提供豐富的軟硬件設(shè)計(jì)領(lǐng)域數(shù)據(jù)，同時(shí)也可以為處理器芯片智能體提供與專業(yè)工具協(xié)同交互的流程設(shè)計(jì)經(jīng)驗(yàn)。

芯片硬件設(shè)計(jì)依賴工程師團(tuán)隊(duì)編寫等硬件描述代碼（如Verilog、Chisel等），通過電子設(shè)計(jì)自動(dòng)化（EDA）工具生成電路邏輯，并反復(fù)進(jìn)行功能驗(yàn)證和性能優(yōu)化。

[6] Chen, H. et al. AutoOS: make your os more powerful by exploiting large language models. In Forty-first International Conference on Machine Learning (2024)

（3）自演進(jìn)：將自頂而下和自底而上的設(shè)計(jì)流程組成迭代的循環(huán)，通過循環(huán)實(shí)現(xiàn)「啟蒙」系統(tǒng)的自演進(jìn)，不斷提升「啟蒙」系統(tǒng)的處理器芯片軟硬件全自動(dòng)設(shè)計(jì)能力。

自2008年起，中國科學(xué)院計(jì)算技術(shù)研究所便開始長期從事芯片設(shè)計(jì)和人工智能的交叉研究。其中一項(xiàng)為人熟知的產(chǎn)出就是人工智能芯片寒武紀(jì)。

眾所周知，芯片設(shè)計(jì)是一項(xiàng)非常具有挑戰(zhàn)性、需要耗費(fèi)大量人力和資源的工作。

自動(dòng)的電路邏輯設(shè)計(jì)長期以來都是計(jì)算機(jī)科學(xué)的核心問題之一[11]。現(xiàn)有自動(dòng)設(shè)計(jì)方法通常將AI技術(shù)作為工具用于優(yōu)化芯片設(shè)計(jì)的某個(gè)具體步驟。

其升級版「啟蒙2號」[3]為國際首個(gè)全自動(dòng)設(shè)計(jì)的超標(biāo)量處理器核，達(dá)到ARM Cortex A53性能，規(guī)模擴(kuò)大至17,000,000個(gè)邏輯門。

（1）自頂而下：以通用大語言模型作為處理器芯片大模型的起點(diǎn)，實(shí)現(xiàn)處理器芯片智能體并完成處理器芯片軟硬件各個(gè)步驟的自動(dòng)設(shè)計(jì)。將各個(gè)步驟串聯(lián)后自動(dòng)產(chǎn)生豐富的跨層協(xié)同設(shè)計(jì)領(lǐng)域數(shù)據(jù)，用于訓(xùn)練處理器芯片大模型。

[5] Zhu, Y. et al. CodeV-R1: Reasoning-Enhanced Verilog Generation. In arXiv, https://arxiv.org/abs/2505.24183 (2025)

實(shí)驗(yàn)室近年來獲得了處理器芯片領(lǐng)域首個(gè)國家自然科學(xué)獎(jiǎng)等6項(xiàng)國家級科技獎(jiǎng)勵(lì)；在處理器芯片領(lǐng)域國際頂級會議發(fā)表論文的數(shù)量長期列居中國第一；在國際上成功開創(chuàng)了深度學(xué)習(xí)處理器等熱門研究方向；孵化了總市值數(shù)千億元的國產(chǎn)處理器產(chǎn)業(yè)頭部企業(yè)。

同時(shí)，當(dāng)前芯片基礎(chǔ)軟件適配需求激增。AI、云計(jì)算和邊緣計(jì)算等技術(shù)推動(dòng)專用處理器設(shè)計(jì)多樣化，指令集組合呈指數(shù)級增長，每種組合均需適配龐大的基礎(chǔ)軟件棧。

然而，由于處理器芯片設(shè)計(jì)領(lǐng)域的特殊性，實(shí)現(xiàn)處理器芯片軟硬件全自動(dòng)設(shè)計(jì)主要面臨數(shù)據(jù)稀缺、正確性和求解規(guī)模等方面的關(guān)鍵挑戰(zhàn)。

芯片設(shè)計(jì)向來是科技界的「皇冠明珠」，傳統(tǒng)設(shè)計(jì)流程需要頂尖專家團(tuán)隊(duì)耗時(shí)數(shù)月甚至數(shù)年攻堅(jiān)，極具挑戰(zhàn)性。

未來，還將通過符號主義、行為主義及連接主義等不同人工智能路徑的交叉探索，不斷提升「啟蒙」系統(tǒng)的處理器芯片軟硬件全自動(dòng)設(shè)計(jì)能力，同時(shí)持續(xù)拓展「啟蒙」的應(yīng)用邊界，為更廣泛的處理器芯片設(shè)計(jì)應(yīng)用場景提供智能化支持。

[1] Bentley, B. Validating a modern microprocessor. In Proceedings of International Conference on Computer Aided Verification (CAV), 2–4 (2005).

[10] Zhang, X. et al. QiMeng-TensorOp: Automatically generating high-performance tensor operators with hardware primitives. In arXiv, https://arxiv.org/abs/2505.06302 (2025)

[11] Church, A. Applications of recursive arithmetic to the problem of circuit synthesis. Summaries of the Summer Institute of Symbolic Logic 1, 3-50 (1957)

[8] Zhang, S. et al. Introducing compiler semantics into large language models as programming language translators: A case study of c to x86 assembly. In Findings of the Association for Computational Linguistics: EMNLP, 996–1011 (2024)

因此，「啟蒙」系統(tǒng)采用「三步走」的技術(shù)路線：

雖然「啟蒙」系統(tǒng)的設(shè)計(jì)是自底而上的，但由于芯片軟硬件設(shè)計(jì)領(lǐng)域的專業(yè)數(shù)據(jù)極為缺乏，

處理器芯片大模型需要充分結(jié)合領(lǐng)域特點(diǎn)，掌握處理器芯片設(shè)計(jì)的領(lǐng)域知識，具備軟硬件設(shè)計(jì)的基礎(chǔ)能力。

在硬件代碼自動(dòng)生成方面，實(shí)現(xiàn)硬件代碼自動(dòng)生成大模型CodeV系列 [4,5]，能同時(shí)完成Chisel、Verilog語言的代碼自動(dòng)生成與代碼片段補(bǔ)全。其中，CodeV-R1在Verilog硬件代碼生成領(lǐng)域達(dá)到7B量級國際最優(yōu)水平，在RTLLM Benchmark上超越671B滿血版DeepSeek-R1。

「啟蒙」系統(tǒng)可以全自動(dòng)的實(shí)現(xiàn)芯片軟硬件設(shè)計(jì)各個(gè)步驟，達(dá)到或部分超越人類專家手工設(shè)計(jì)水平。

【新智元導(dǎo)讀】近日，中國科學(xué)院計(jì)算技術(shù)研究所聯(lián)合軟件研究所推出「啟蒙」系統(tǒng)，基于AI技術(shù)，實(shí)現(xiàn)處理器芯片軟硬件各個(gè)步驟的全自動(dòng)設(shè)計(jì)，達(dá)到或部分超越人類專家手工設(shè)計(jì)水平。

因此在具體實(shí)現(xiàn)時(shí)，采用自頂而下的構(gòu)建方式更加容易切入。

圖3 「啟蒙」系統(tǒng)中的反饋式推理，包括正確性反饋和性能反饋

而在面向芯片設(shè)計(jì)的人工智能方法上，計(jì)算所也已有十多年的積累，并且從未停止探索如何用人工智能方法使得芯片設(shè)計(jì)完全自動(dòng)化。

同時(shí)實(shí)現(xiàn)國際首個(gè)基于大模型的端到端編譯器 [8]，成功實(shí)現(xiàn)真實(shí)編譯數(shù)據(jù)集ExeBench中91%的編譯任務(wù)。

基于「啟蒙」系統(tǒng)，芯片軟硬件設(shè)計(jì)的各個(gè)環(huán)節(jié)都能實(shí)現(xiàn)全自動(dòng)完成，設(shè)計(jì)成果可比肩甚至超過人工專家設(shè)計(jì)水平。

為了應(yīng)對上述挑戰(zhàn)，建立處理器芯片軟硬件全自動(dòng)設(shè)計(jì)的新范式，「啟蒙」共包含三個(gè)層級。底層為處理器芯片領(lǐng)域大模型，中間層構(gòu)建芯片和軟件智能體，實(shí)現(xiàn)處理器芯片和基礎(chǔ)軟件的自動(dòng)設(shè)計(jì)，在最上層應(yīng)用于芯片軟硬件設(shè)計(jì)的各個(gè)步驟。

在自動(dòng)高性能庫設(shè)計(jì)方面，提出國際首個(gè)基于大模型的高性能矩陣乘代碼自動(dòng)生成框架QiMeng-GEMM [9]和國際首個(gè)基于大模型的高性能張量算子指令級自動(dòng)生成框架QiMeng-TensorOp [10]，在RISC-V CPU上的最高性能分別達(dá)到OpenBLAS的211%和251%，在NVIDIA GPU上的最高性能分別達(dá)到cuBLAS的115%和124%。

結(jié)合反饋式推理能力，芯片生成智能體自動(dòng)完成從功能需求到邏輯電路的設(shè)計(jì)，基礎(chǔ)軟件智能體自主完成給定基礎(chǔ)軟件對目標(biāo)芯片的自動(dòng)功能適配和性能優(yōu)化。

目前，研究人員已基本完成第一步中軟硬件各個(gè)步驟的自動(dòng)設(shè)計(jì)。并且以3D高斯?jié)姙R為驅(qū)動(dòng)范例，將各個(gè)步驟串聯(lián)，組成完整的軟硬件協(xié)同設(shè)計(jì)流程[12]。后續(xù)將繼續(xù)推進(jìn)跨層協(xié)同設(shè)計(jì)數(shù)據(jù)集的建立和處理器芯片大模型的訓(xùn)練。

在處理器芯片大模型的基礎(chǔ)上，為自動(dòng)設(shè)計(jì)處理器芯片的軟硬件，「啟蒙」系統(tǒng)分別構(gòu)建了芯片生成智能體和基礎(chǔ)軟件智能體。

[3] Cheng, S. et al. QiMeng-CPU-v2: Automated superscalar processor design by learning data dependencies. In arXiv, https://arxiv.org/abs/2505.03195 (2025)

依托中國科學(xué)院計(jì)算技術(shù)研究所建立的處理器芯片全國重點(diǎn)實(shí)驗(yàn)室，是中國科學(xué)院批準(zhǔn)正式啟動(dòng)建設(shè)的首批重點(diǎn)實(shí)驗(yàn)室之一，并被科技部遴選為首批 20個(gè)標(biāo)桿全國重點(diǎn)實(shí)驗(yàn)室，2022年5月開始建設(shè)。

圖2 「啟蒙」系統(tǒng)的結(jié)構(gòu)圖，包含三個(gè)層級

大模型、智能體、應(yīng)用三個(gè)層級

（2）自底而上：基于訓(xùn)練后的處理器芯片大模型重新構(gòu)建智能體，并應(yīng)用于軟硬件設(shè)計(jì)的各個(gè)步驟，提升自動(dòng)設(shè)計(jì)效果，

研究人員將繼續(xù)實(shí)現(xiàn)從自頂而下到自底而上的設(shè)計(jì)路線，并組成迭代的循環(huán)，最終朝著實(shí)現(xiàn)整個(gè)「啟蒙」系統(tǒng)自演進(jìn)的目標(biāo)邁進(jìn)。